IC Reset 的Active high 和Active low

[mav]

※ 引述《chenchenkuo (倒數一個禮拜)》之銘言：
: ※ 引述《mav (mav)》之銘言：
: : 請問一下目前大部分的ic不論用途,功能為何,其reset的方式幾乎
: : 都是active low,這是什麼原因,是因為在設計reset上較簡單嗎?
: 我發表一下個人的意見
: 大家可以討論一下^^"
: 一般電路都是positive edge trigger
: 如果reset也是positive trigger
: 勢必會跟clk衝突
: 為了解決這樣的問題
: 必須設計成成reset訊號來時,要等到下一個clk cycle才做reset動作
: (也就是clk的優先權大於reset)
: 但是一般我們是希望trigger reset訊號就要馬上做reset動作
: 因此只好把reset設計成negative trigger


...我不太清楚你的意思耶....
即使是用active high為何會和clk衝突,是因為會和其他
也使用clk正緣觸發的訊號相衝嗎???
--
╭──── Origin:<不良牛牧場> bbs.badcow.com.tw (210.200.247.200)─────╮
│  ↘ Welcome to SimFarm BBS -- From : [203.203.56.33] │
╰◣◣◢ ◢◢《不良牛免費撥接→電話:40586000→帳號:zoo→密碼:zoo》 ◣◣◢ ─╯

[bluerex]

Post by mav
※ 引述《chenchenkuo (倒數一個禮拜)》之銘言：
: 我發表一下個人的意見
: 大家可以討論一下^^"
: 一般電路都是positive edge trigger
: 如果reset也是positive trigger
: 勢必會跟clk衝突
: 為了解決這樣的問題
: 必須設計成成reset訊號來時,要等到下一個clk cycle才做reset動作
: (也就是clk的優先權大於reset)
: 但是一般我們是希望trigger reset訊號就要馬上做reset動作
: 因此只好把reset設計成negative trigger
....我不太清楚你的意思耶....
即使是用active high為何會和clk衝突,是因為會和其他
也使用clk正緣觸發的訊號相衝嗎???

我覺得跟clk正緣觸發應該沒有什麼相衝的地方,
當power on時,voltage 是由low to high , 所以把reset 定為
active low 是比較好的,因為一開機就可以做whole chip 的reset .
--
* Post by syncom from 221-169-81-134.adsl.static.seed.net.tw
* Origin: ★ 交通大學資訊科學系 BBS ★ <bbs.cis.nctu.edu.tw: 140.113.23.3>

[mav]

※ 引述《***@bbs.cis.nctu.edu.tw (bluerex)》之銘言：
: ==> 在 ***@bbs.badcow.com.tw (mav) 的文章中提到:
我覺得跟clk正緣觸發應該沒有什麼相衝的地方,
: 當power on時,voltage 是由low to high , 所以把reset 定為
: active low 是比較好的,因為一開機就可以做whole chip 的reset .


也就是說是因power on時電壓由low to high,
把reset作成active low純粹是為了設計上的方便嗎?
--
╭──── Origin:<不良牛牧場> bbs.badcow.com.tw (210.200.247.200)─────╮
│  ↘ Welcome to SimFarm BBS -- From : [203.203.56.76] │
╰◣◣◢ ◢◢《不良牛免費撥接→電話:40586000→帳號:zoo→密碼:zoo》 ◣◣◢ ─╯

[John Doe]

Post by bluerex
我覺得跟clk正緣觸發應該沒有什麼相衝的地方,
: 當power on時,voltage 是由low to high , 所以把reset 定為
: active low 是比較好的,因為一開機就可以做whole chip 的reset .
也就是說是因power on時電壓由low to high,
把reset作成active low純粹是為了設計上的方便嗎?

yes

[油豆腐]

Post by bluerex
我覺得跟clk正緣觸發應該沒有什麼相衝的地方,
: 當power on時,voltage 是由low to high , 所以把reset 定為
: active low 是比較好的,因為一開機就可以做whole chip 的reset .
也就是說是因power on時電壓由low to high,
把reset作成active low純粹是為了設計上的方便嗎?

其實本來active low跟active high兩種都有，看你
的需求而以，例如active low的話可以用RC來delay
reset來符合timing或者當電壓下降的時候就用簡單的
reset IC來reset CPU，而active high的話因為平常
都在low也可以省一點電流，並不是哪一種一定比較好
--
夫兵者不祥之器物或惡之故有道者不處君子居則貴左用兵則貴右兵者不祥之器非君子
之器不得已相簿 http://www.wretch.cc/album 有佈景主題 速度很快 可得志於天下
矣吉事尚左凶事尚右偏將軍居左上將軍居右言以喪禮處之殺人之眾以哀悲泣之戰勝以
喪禮處之道常無名樸雖小天下莫能臣侯王若能守之萬物將自賓天地相合以降甘露民莫
之令而自均始制有名名亦既有夫亦將知止知止可 sw169-30-134.adsl.seed.net.tw海

[mam]

==> ***@bbs.badcow.com.tw (mav) 提到:
: ※ 引述《chenchenkuo (倒數一個禮拜)》之銘言：
: : 我發表一下個人的意見
: : 大家可以討論一下^^"
: : 一般電路都是positive edge trigger
: : 如果reset也是positive trigger
: : 勢必會跟clk衝突
: : 為了解決這樣的問題
: : 必須設計成成reset訊號來時,要等到下一個clk cycle才做reset動作
: : (也就是clk的優先權大於reset)
: : 但是一般我們是希望trigger reset訊號就要馬上做reset動作
: : 因此只好把reset設計成negative trigger
: ....我不太清楚你的意思耶....
: 即使是用active high為何會和clk衝突,是因為會和其他
: 也使用clk正緣觸發的訊號相衝嗎???
提出一個想法
我也不知道是否是如此

通常IC的準位判斷
high是1/2 Vcc
low則是1/5Vcc
今天我們考慮當noise發生的狀況
若是active high的話，在reset完後，reset會keep 在low，
此時noise進來後很容易被判讀為active
若是active low，要把電位從Vcc拉到1/5 Vcc我想應該是比較困難的。

請指教

--
◎龍貓資訊天地(bbs.mgt.ncu.edu.tw)
◎[locadia]From: 203.73.27.215

[油豆腐]

Post by mam
提出一個想法
我也不知道是否是如此
通常IC的準位判斷
high是1/2 Vcc
low則是1/5Vcc
今天我們考慮當noise發生的狀況
若是active high的話，在reset完後，reset會keep 在low，
此時noise進來後很容易被判讀為active
若是active low，要把電位從Vcc拉到1/5 Vcc我想應該是比較困難的。
請指教

這要看上一級的IC的default位準...有的IC在POR之後是
internal pull high的、有的相反...有的是部分floating
--
夫兵者不祥之器物或惡之故有道者不處君子居則貴左用兵則貴右兵者不祥之器非君子
之器不得已相簿 http://www.wretch.cc/album 有佈景主題 速度很快 可得志於天下
矣吉事尚左凶事尚右偏將軍居左上將軍居右言以喪禮處之殺人之眾以哀悲泣之戰勝以
喪禮處之道常無名樸雖小天下莫能臣侯王若能守之萬物將自賓天地相合以降甘露民莫
之令而自均始制有名名亦既有夫亦將知止知止60-248-64-253.HINET-IP.hinet.net海