Discussion:
[問題] 請問NOT閘的用途及用法
(时间太久无法回复)
單身公害
2006-07-08 19:14:34 UTC
Permalink
我知道是1->0 ,0->1
數位邏輯的說法
但是為何會在電路上,看到會將訊號接上
反向再反向(這樣不是跟原本的訊號相同嗎???)
不會是為了要為了那一點點的延遲時間或是得到一個更穩定的輸出波形

請各位解答一下吧

這個問題是在由555所產生的觸發脈波上再接上7404反向兩次所得到的波形
還是想不透為何要這樣......


可以跟我說一下為何要使用這顆IC嗎???
以及他實際應用的地方及用途

請大家幫忙一下啊
謝謝~~~

--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 218.35.78.235
單身公害
2006-07-08 20:18:21 UTC
Permalink
※ 引述《deathcustom (昏睡......)》之銘言:
: 現在大多數的電路
: 為了速度與面積的考量
: 不會用Conventional Logic(這個名詞我應該沒記錯)
: 用的是像Domino Logic, Pseudo NMOS Logic之類的
: 或者其他的電路設計法
: 這樣做的時候有個缺點
: 就是output不會是很完美的 1 或 0
: 因此我們會加上兩個inverter使最後的輸出接進完美的1,0
: 大概是這樣
: 可以去看一下VLSI課本關於電路的部分

嗯...剛剛就你所說的OUTPT不是完美的0和1
所以去找了DATASHEET來看
在VCC為4.5V,TA = 25°C時
High Level Input Voltage Min.:3.15V
Low Level Input Voltage Min.:1.35V
而輸出時,則變成
High Level Output Voltage Min.:4.4V Typ.:4.5V
Io為-20x10^-6A
Low Level Output Voltage Min.:0.0V Typ.:0.1V
Io為20x10^-6A

這應該就是在解釋把0和1的訊號變的更完美囉....
那這樣我大概了解了,謝謝~~~~
另外還有其他的用法嗎???

--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 218.35.78.235
※ 編輯: ycytw 來自: 218.35.78.235 (07/09 12:18)
KodKodKod Learning Consulting
2006-07-09 23:40:58 UTC
Permalink
Post by 單身公害
我知道是1->0 ,0->1
數位邏輯的說法
但是為何會在電路上,看到會將訊號接上
反向再反向(這樣不是跟原本的訊號相同嗎???)
不會是為了要為了那一點點的延遲時間或是得到一個更穩定的輸出波形
請各位解答一下吧
Another reason is that in order to drive a large load (e.g. large
capacitor), the circuit is faster if an inverter chain is used (so
actually they function as buffers).

Please let us know if you need more help.
http://www.kodkodkod.com/index_files/submitquestion.htm

Regards,

KodKodKo
博班的生活是降喔
2006-07-10 08:40:54 UTC
Permalink
※ 引述《***@ptt.cc (單身公害)》之銘言:
: ※ 引述《deathcustom (昏睡......)》之銘言:
: : 現在大多數的電路
: : 為了速度與面積的考量
: : 不會用Conventional Logic(這個名詞我應該沒記錯)
: : 用的是像Domino Logic, Pseudo NMOS Logic之類的
: : 或者其他的電路設計法
: : 這樣做的時候有個缺點
: : 就是output不會是很完美的 1 或 0
: : 因此我們會加上兩個inverter使最後的輸出接進完美的1,0
: : 大概是這樣
: : 可以去看一下VLSI課本關於電路的部分
: 嗯...剛剛就你所說的OUTPT不是完美的0和1
: 所以去找了DATASHEET來看
: 在VCC為4.5V,TA = 25°C時
: High Level Input Voltage Min.:3.15V
: Low Level Input Voltage Min.:1.35V
: 而輸出時,則變成
: High Level Output Voltage Min.:4.4V Typ.:4.5V
: Io為-20x10^-6A
: Low Level Output Voltage Min.:0.0V Typ.:0.1V
: Io為20x10^-6A
: 這應該就是在解釋把0和1的訊號變的更完美囉....
: 那這樣我大概了解了,謝謝~~~~
: 另外還有其他的用法嗎???

我想除了整波之外
一般CMOS電路出來的訊號都是"反向"的
可以看到standard cell裡面
比方說AND gate
就是由NAND + INV所組成
當然這是就標題"NOT閘的用途"來說啦

如果是原po文章所提的反向又反向的問題
除了整波之外,我也想不出為何要這樣做了XD
--
╭──── Origin:<不良牛牧場> bbs.badcow.com.tw (210.200.247.200)─────╮
│  ↘ Welcome to SimFarm BBS -- From : [140.115.71.162] │
╰◣◣◢ ◢◢《不良牛免費撥接→電話:40586000→帳號:zoo→密碼:zoo》 ◣◣◢ ─╯
光明教父
2006-07-10 14:31:00 UTC
Permalink
Post by 博班的生活是降喔
: 嗯...剛剛就你所說的OUTPT不是完美的0和1
: 所以去找了DATASHEET來看
: 在VCC為4.5V,TA = 25°C時
: High Level Input Voltage Min.:3.15V
: Low Level Input Voltage Min.:1.35V
: 而輸出時,則變成
: High Level Output Voltage Min.:4.4V Typ.:4.5V
: Io為-20x10^-6A
: Low Level Output Voltage Min.:0.0V Typ.:0.1V
: Io為20x10^-6A
: 這應該就是在解釋把0和1的訊號變的更完美囉....
: 那這樣我大概了解了,謝謝~~~~
: 另外還有其他的用法嗎???
我想除了整波之外
一般CMOS電路出來的訊號都是"反向"的
可以看到standard cell裡面
比方說AND gate
就是由NAND + INV所組成
當然這是就標題"NOT閘的用途"來說啦
如果是原po文章所提的反向又反向的問題
除了整波之外,我也想不出為何要這樣做了XD
當 buffer 或 driver 用
例如: 在佈局時,連接線太長產生導致無法接受的delay time時,
可在連接線的適當地方加入兩個反相器,只加入一個反相器
會破壞原本邏輯電路的function,所以加偶數個


--
○ Origin: 新竹教育大學 風之坊﹝bbs.nhcue.edu.tw﹞From: 61-230-172-176.dynamic.hinet.net
忠秋明月
2006-07-11 08:49:40 UTC
Permalink
Post by 單身公害
我知道是1->0 ,0->1
數位邏輯的說法
但是為何會在電路上,看到會將訊號接上
反向再反向(這樣不是跟原本的訊號相同嗎???)
不會是為了要為了那一點點的延遲時間或是得到一個更穩定的輸出波形
請各位解答一下吧
這個問題是在由555所產生的觸發脈波上再接上7404反向兩次所得到的波形
還是想不透為何要這樣......
可以跟我說一下為何要使用這顆IC嗎???
以及他實際應用的地方及用途
請大家幫忙一下啊
謝謝~~~
1.OSC線路輸出時加BUFFER,可保護輸出不受負載或線路的極間電容干擾且有加大輸出電流(driver ),可推動較多的閘 GATE,但BUFFER和OSC間須用最短的線路連接,降低干
擾源。
2.用7404是要配合TTL線路使用,CMOS時會用其它的IC。
3.7404好像最便宜,但實作時會使用剩下的GATE來用。
4.用二個7404可同時得到正和負緣的時脈(CLOCK)。
拙見供參考
不想問..不想答
2006-07-17 23:03:33 UTC
Permalink
※ 引述《***@bbs.nhcue.edu.tw (光明教父)》之銘言:
: ※ 引述《***@bbs.badcow.com.tw (博班的生活是降喔)》之銘言:
: > 我想除了整波之外
: > 一般CMOS電路出來的訊號都是"反向"的
: > 可以看到standard cell裡面
: > 比方說AND gate
: > 就是由NAND + INV所組成
: > 當然這是就標題"NOT閘的用途"來說啦
: > 如果是原po文章所提的反向又反向的問題
: > 除了整波之外,我也想不出為何要這樣做了XD
: 當 buffer 或 driver 用
: 例如: 在佈局時,連接線太長產生導致無法接受的delay time時,
: 可在連接線的適當地方加入兩個反相器,只加入一個反相器
: 會破壞原本邏輯電路的function,所以加偶數個

另外一個情況是,當output load很大時(很大的電容)
這會使得delay時間多很多出來(因為要充比較久)
如果有幾個點有這種情況發生時,就會用super-buffer來
減少delay時間.

這也是為什麼通常在決定buffer 的transistor size的時候
第1個inverter的size會小於第二個inverter的size.

其他的用途上面先進都講的很清楚了..

--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 59.104.145.135

继续阅读narkive:
Loading...