理想op輸出阻抗=0,有什麼好處??

[重新出發!]

如題~~
--
* Origin: 中山大學-美麗之島BBS * From: 61.216.182.143

[光明教父]

如題~~

如果是電壓輸出，越接近零的輸出阻抗，
可使下一級的輸入端接受越完整的輸入
電壓訊號。

--
○ Origin: 新竹教育大學 風之坊﹝bbs.nhcue.edu.tw﹞From: 61-230-172-78.dynamic.hinet.net

[FreeZ]

如題~~

op 的輸出阻抗愈小, 那麼在 op 上壓降就愈小.
表示可以降低 "負載效應" ..

換不同的負載時, 負載兩端的電壓, 落差會比較小.

你可以用一個電壓源, 在兩個電阻分壓的情況, 去想想看.
把其中一個當成輸出阻抗, 另一個當成負載阻抗.

如果輸出阻抗愈小, 那麼分到負載阻抗上的電壓,
是不是愈接近電源電壓呢?

--
Free Tech (Win32Asm, Electronics..)
http://freetech.cjb.net/
Updated: April-15, 2004 / 14:35