[問題] layout和post-sim

[快樂過日子]

請問各位先進
小弟layout完opamp之後 萃取RC寄生效應
跑模擬發現共模輸出位準跑掉
請問有可能是什麼原因
我是做single-end的opamp
謝謝

--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.116.155.42

[乖寶寶]

轉信站: KimoWebBBS!netnews.kimo.com.tw!news.csie.ncu!news.mgt.ncu!news.ncu!ctu-
Origin: sally.csie.ntu.edu.tw
請問各位先進
小弟layout完opamp之後 萃取RC寄生效應
跑模擬發現共模輸出位準跑掉
請問有可能是什麼原因
我是做single-end的opamp
謝謝

除了因single end設計上的不對偁外
要盡其所能的左右對偁,包含Vdd,Gnd接到guard ring上,
也就是說打Vdd和Gnd的mental pn要打在guard ring的中心點
不要只是打在左上角或右下角

最重要的還是layout的對偁性

--
※ Origin: 奇摩 大摩域 <http://bbs.kimo.com.tw/> 
◆ From: 218.166.91.197

[jackrabbit]

※ 引述《wlae (快樂過日子)》之銘言：
: 請問各位先進
: 小弟layout完opamp之後 萃取RC寄生效應
: 跑模擬發現共模輸出位準跑掉
: 請問有可能是什麼原因
: 我是做single-end的opamp
: 謝謝

你原先做design時有掛loading嗎?
如果就只是一個乾淨的OP跑模擬, 當然會跟post-sim結果不同
layout跟schematic差別是一個是實體電路一個只是理想
跑線有R, 線跟線之間會有coupling C, 跑線距離不同造成的loading不對稱等等
所以你一開始做design時就要考慮layout可能造成的寄生RC
估個值出來掛到電路裡跑pre-sim~


--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 211.75.196.94